MRAM器件的形成方法

基本信息

申請(qǐng)?zhí)?/td> CN202010223192.8 申請(qǐng)日 -
公開(kāi)（公告）號(hào) CN113451353A 公開(kāi)（公告）日 2021-09-28
申請(qǐng)公布號(hào) CN113451353A 申請(qǐng)公布日 2021-09-28
分類(lèi)號(hào) H01L27/22（2006.01）I;H01L43/08（2006.01）I;H01L43/12（2006.01）I 分類(lèi) 基本電氣元件;
發(fā)明人 楊成成;王士京 申請(qǐng)（專(zhuān)利權(quán)）人 中芯國(guó)際集成電路制造（深圳）有限公司
代理機(jī)構(gòu) 上海德禾翰通律師事務(wù)所 代理人 侯莉
地址 518118廣東省深圳市坪山新區(qū)出口加工區(qū)高芯路18號(hào)
法律狀態(tài) -

摘要

摘要 一種MRAM器件的形成方法，所述方法通過(guò)首先圖形化磁隧道結(jié)材料層中的第二磁性材料層和勢(shì)壘材料層，并停止刻蝕于所述磁隧道結(jié)結(jié)構(gòu)層中的第一磁性材料層，易于清除再沉積形成的殘余磁性層；同時(shí)，刻蝕去除所述殘余磁性層之后，在所述第二磁性層和勢(shì)壘層的側(cè)壁形成第一保護(hù)層，再以所述第一保護(hù)層為掩?？涛g所述第一磁性材料層和底部電極材料層，形成第一磁性層和底部電極層，可以防止后續(xù)刻蝕過(guò)程中再沉積的磁性材料覆蓋于勢(shì)壘層的側(cè)壁上，從而可以避免勢(shì)壘層短路，故可以提高M(jìn)RAM器件的性能。