MRAM器件及其形成方法

基本信息

申請?zhí)?/td> CN202010235486.2 申請日 -
公開（公告）號 CN113471245A 公開（公告）日 2021-10-01
申請公布號 CN113471245A 申請公布日 2021-10-01
分類號 H01L27/22（2006.01）I;H01L43/08（2006.01）I;H01L43/12（2006.01）I 分類 基本電氣元件;
發(fā)明人 楊成成;王百錢;何其暘;黃敬勇 申請（專利權(quán)）人 中芯國際集成電路制造（深圳）有限公司
代理機構(gòu) 上海德禾翰通律師事務(wù)所 代理人 侯莉
地址 518118廣東省深圳市坪山新區(qū)出口加工區(qū)高芯路18號
法律狀態(tài) -

摘要

摘要 一種MRAM器件及其形成方法，所述方法包括：提供基底；在所述基底上形成底部材料層和位于所述底部材料層上的磁隧道結(jié)材料層；圖形化所述磁隧道結(jié)材料層并停止于所述底部材料層，使磁隧道結(jié)材料層形成磁隧道結(jié)結(jié)構(gòu)；在所述磁隧道結(jié)結(jié)構(gòu)的側(cè)部的底部材料層上形成第一介質(zhì)層；在所述第一介質(zhì)層上以及所述磁隧道結(jié)結(jié)構(gòu)上形成頂部電極材料層；刻蝕所述頂部電極材料層、第一介質(zhì)層和底部材料層，形成位于磁隧道結(jié)結(jié)構(gòu)上的頂部電極層和位于磁隧道結(jié)結(jié)構(gòu)底部的底部電極層。上述的方案，可以避免沉積于勢壘層側(cè)壁的磁性材料與勢壘層直接接觸，避免引起短路，故可以提高M(jìn)RAM器件的性能。