可軟件定義的存算一體芯片的運算控制方法和裝置
基本信息

| 申請?zhí)?/td> | CN201910143151.5 | 申請日 | - |
| 公開(公告)號 | CN111611197B | 公開(公告)日 | 2021-10-08 |
| 申請公布號 | CN111611197B | 申請公布日 | 2021-10-08 |
| 分類號 | G06F15/78 | 分類 | 計算;推算;計數(shù); |
| 發(fā)明人 | 王紹迪 | 申請(專利權(quán))人 | 北京知存科技有限公司 |
| 代理機構(gòu) | - | 代理人 | - |
| 地址 | 100083 北京市海淀區(qū)學(xué)院路35號世寧大廈1416 | ||
| 法律狀態(tài) | - | ||
摘要

| 摘要 | 本發(fā)明提供的可軟件定義的存算一體芯片的運算控制方法和裝置,根據(jù)運算任務(wù)獲取配置信息和有限狀態(tài)機信息;根據(jù)配置信息配置芯片中各模塊,實現(xiàn)芯片中電路結(jié)構(gòu)的動態(tài)配置;根據(jù)有限狀態(tài)機信息控制芯片中各模塊的工作時序,以利用配置后的芯片結(jié)構(gòu)實現(xiàn)運算任務(wù)。其中,能夠根據(jù)運算任務(wù)靈活調(diào)節(jié)芯片結(jié)構(gòu),適用各種復(fù)雜運算場合,尤其適用于神經(jīng)網(wǎng)絡(luò)運算,且ADC、DAC、寄存器、可編程算術(shù)運算單元等外圍電路能夠?qū)崿F(xiàn)復(fù)用,進而減小了電路面積,適應(yīng)集成化、小型化的需要。 |





