用于存儲(chǔ)單元陣列的讀出單元以及包括其的存算一體芯片
基本信息
| 申請(qǐng)?zhí)?/td> | CN201910723333.X | 申請(qǐng)日 | - |
| 公開（公告）號(hào) | CN112349316A | 公開（公告）日 | 2021-02-09 |
| 申請(qǐng)公布號(hào) | CN112349316A | 申請(qǐng)公布日 | 2021-02-09 |
| 分類號(hào) | G11C7/06(2006.01)I; | 分類 | 信息存儲(chǔ); |
| 發(fā)明人 | 王紹迪 | 申請(qǐng)（專利權(quán)）人 | 北京知存科技有限公司 |
| 代理機(jī)構(gòu) | - | 代理人 | - |
| 地址 | 100083北京市海淀區(qū)學(xué)院路35號(hào)世寧大廈1707 | ||
| 法律狀態(tài) | - | ||
摘要
| 摘要 | 本發(fā)明提供一種用于存儲(chǔ)單元陣列的讀出單元以及包括其的存算一體芯片，該讀出單元包括：ADC、判決子單元以及多路選擇開關(guān)；所述ADC以及所述判決子單元的輸入端均接收輸入電壓，所述判決子單元的輸出端連接所述ADC的控制端以及所述多路選擇開關(guān)的地址選通端；所述多路選擇開關(guān)的第一輸入端連接所述ADC的輸出端，第二輸入端接收第一電平，第三輸入端接收第二電平，所述第一電平小于所述第二電平。一方面能夠減少ADC的量化范圍，在量化精度要求相同的情況下，能夠有效簡化ADC的設(shè)計(jì)，減少ADC占用面積，降低ADC的功耗，降低電路成本；另一方面，降低芯片功耗和時(shí)延。?? |
