運(yùn)算控制方法、裝置、系統(tǒng)、存儲介質(zhì)及處理器
基本信息

| 申請?zhí)?/td> | CN202110917596.1 | 申請日 | - |
| 公開(公告)號 | CN113590083A | 公開(公告)日 | 2021-11-02 |
| 申請公布號 | CN113590083A | 申請公布日 | 2021-11-02 |
| 分類號 | G06F7/523(2006.01)I | 分類 | 計(jì)算;推算;計(jì)數(shù); |
| 發(fā)明人 | 宋鶴鳴 | 申請(專利權(quán))人 | 安徽聆思智能科技有限公司 |
| 代理機(jī)構(gòu) | 北京集佳知識產(chǎn)權(quán)代理有限公司 | 代理人 | 張鳳偉;吳敏 |
| 地址 | 230601安徽省合肥市經(jīng)濟(jì)技術(shù)開發(fā)區(qū)宿松路3963號智能科技園G棟南1樓103室 | ||
| 法律狀態(tài) | - | ||
摘要

| 摘要 | 一種運(yùn)算控制方法、裝置、系統(tǒng)、存儲介質(zhì)及處理器。所述方法包括:獲取第一操作數(shù),并將所述第一操作數(shù)轉(zhuǎn)換為若干個(gè)第一短序列,每個(gè)第一短序列均為二進(jìn)制補(bǔ)碼表示的有符號數(shù);獲取第二操作數(shù),并將所述第二操作數(shù)轉(zhuǎn)換為若干個(gè)第二短序列,每個(gè)第二短序列均為二進(jìn)制補(bǔ)碼表示的有符號數(shù);將所述第一短序列及第二短序列輸入至有符號乘法器;將乘法操作結(jié)果進(jìn)行移位累加;所述第二短序列的個(gè)數(shù)與所述第一短序列的個(gè)數(shù)相同;所述第一短序列及第二短序列的位寬與所述有符號乘法器的輸入位寬相同;所述有符號乘法器的個(gè)數(shù),大于或等于所述第一短序列個(gè)數(shù)和第二短序列個(gè)數(shù)的乘積。應(yīng)用上述方案,可以降低對有符號高位寬的操作數(shù)執(zhí)行乘法操作的復(fù)雜度。 |





