多層堆疊高寬帶存儲器封裝方法及封裝結(jié)構(gòu)

基本信息

申請?zhí)?/td> CN202111496903.X 申請日 -
公開（公告）號 CN114203565A 公開（公告）日 2022-03-18
申請公布號 CN114203565A 申請公布日 2022-03-18
分類號 H01L21/56（2006.01）I;H01L21/768（2006.01）I;H01L23/31（2006.01）I;H01L23/48（2006.01）I;H01L25/065（2006.01）I 分類 基本電氣元件;
發(fā)明人 杜茂華;吳明敏 申請（專利權(quán)）人 通富微電子股份有限公司
代理機(jī)構(gòu) 北京中知法苑知識產(chǎn)權(quán)代理有限公司 代理人 李明;趙吉陽
地址 226004江蘇省南通市崇川路288號
法律狀態(tài) -

摘要

摘要 本發(fā)明提供一種多層堆疊高寬帶存儲器封裝方法及封裝結(jié)構(gòu)，該方法提供緩沖芯片和多個(gè)第一存儲器芯片，以上芯片均設(shè)置有多個(gè)導(dǎo)電通孔。在第一存儲器芯片的第一表面對應(yīng)導(dǎo)電通孔處依次形成第一導(dǎo)電凸塊和第二導(dǎo)電凸塊。在第一存儲器芯片的第二表面對應(yīng)導(dǎo)電通孔處形成第一焊盤。通過熱壓焊工藝，將每相鄰兩個(gè)第一存儲器芯片的第二導(dǎo)電凸塊和第一焊盤嵌套，將多個(gè)第一存儲器芯片依次絕緣堆疊在緩沖芯片上。通過回流焊工藝，將堆疊完成的多個(gè)第一存儲器芯片和緩沖芯片回流焊接。形成塑封層，塑封層包裹多個(gè)第一存儲器芯片和緩沖芯片。本發(fā)明通過兩步焊接工藝，將第二導(dǎo)電凸塊和第一焊盤相嵌套，可減小第二導(dǎo)電凸塊的變形，實(shí)現(xiàn)超細(xì)間距的互連。