一種FPGA可編程邏輯單元的測(cè)試與定位方法

基本信息

申請(qǐng)?zhí)?/td> CN201110204822.8 申請(qǐng)日 -
公開（公告）號(hào) CN102841306B 公開（公告）日 2015-06-24
申請(qǐng)公布號(hào) CN102841306B 申請(qǐng)公布日 2015-06-24
分類號(hào) G01R31/3177(2006.01)I 分類 測(cè)量；測(cè)試;
發(fā)明人 陳靜華;楊龍;張東曉 申請(qǐng)（專利權(quán)）人 北京飄石科技有限公司
代理機(jī)構(gòu) 北京東正專利代理事務(wù)所（普通合伙） 代理人 劉瑜冬
地址 100086 北京市海淀區(qū)蘇州街1號(hào)805
法律狀態(tài) -

摘要

摘要 本發(fā)明公開了一種FPGA可編程邏輯單元的測(cè)試與定位方法，該方法包括如下步驟：(1)排列、配置FPGA邏輯單元；(2)初始化FPGA單元中的CLB模塊；(3)測(cè)試定位出錯(cuò)的CLB模塊。本發(fā)明的技術(shù)方案減少了測(cè)試CLB過程中的配置次數(shù)10倍之多，大大提高CLB測(cè)試效率；同時(shí)在保證CLB測(cè)試覆蓋率的前提下，通過產(chǎn)生規(guī)則布局的CLB陣列，實(shí)現(xiàn)了FPGA中CLB單元測(cè)試過程中的錯(cuò)誤定位。