一種對(duì)FPGA實(shí)時(shí)調(diào)試的系統(tǒng)和方法

基本信息

申請(qǐng)?zhí)?/td> CN201110192441.2 申請(qǐng)日 -
公開（公告）號(hào) CN102841305A 公開（公告）日 2012-12-26
申請(qǐng)公布號(hào) CN102841305A 申請(qǐng)公布日 2012-12-26
分類號(hào) G01R31/317(2006.01)I;G01R31/3177(2006.01)I 分類 測(cè)量；測(cè)試;
發(fā)明人 朱旭;楊龍;張東曉 申請(qǐng)（專利權(quán)）人 北京飄石科技有限公司
代理機(jī)構(gòu) 北京東正專利代理事務(wù)所（普通合伙） 代理人 劉瑜冬
地址 100086 北京市海淀區(qū)海淀大街38號(hào)樓(銀科大廈)907室
法律狀態(tài) -

摘要

摘要 本發(fā)明公開了一種對(duì)FPGA實(shí)時(shí)調(diào)試的系統(tǒng)，該系統(tǒng)包括：SPI收發(fā)模塊，用于接收外部數(shù)據(jù)從而形成檢測(cè)命令和檢測(cè)數(shù)據(jù)，發(fā)送內(nèi)部檢測(cè)結(jié)果和內(nèi)部存儲(chǔ)數(shù)據(jù)；SFR譯碼模塊，用于對(duì)特殊功能的寄存器命令進(jìn)行譯碼；數(shù)據(jù)存儲(chǔ)單元，用于保存指定采樣數(shù)據(jù)；邏輯檢測(cè)單元，用于連接至少一組的待測(cè)邏輯單元并進(jìn)行實(shí)時(shí)校驗(yàn)，獲取校驗(yàn)結(jié)果；上述模塊、單元依次連接進(jìn)行數(shù)據(jù)通訊。上述系統(tǒng)的實(shí)時(shí)調(diào)試方法為：SPI收發(fā)模塊接收監(jiān)控系統(tǒng)數(shù)據(jù)，通過SFR模塊將SPI接受數(shù)據(jù)轉(zhuǎn)化為檢測(cè)指令或檢測(cè)數(shù)據(jù)并通過數(shù)據(jù)存儲(chǔ)單元存儲(chǔ)后發(fā)送至邏輯檢測(cè)單元，經(jīng)邏輯檢測(cè)單元對(duì)待測(cè)邏輯單元的判定將判定數(shù)據(jù)、結(jié)果存儲(chǔ)后通過SPI收發(fā)模塊發(fā)送。本發(fā)明的系統(tǒng)以SPI總線協(xié)議為基本調(diào)試裝置與設(shè)備交互數(shù)據(jù)的協(xié)議，實(shí)現(xiàn)了高速調(diào)試驗(yàn)證產(chǎn)品設(shè)計(jì)，動(dòng)態(tài)校驗(yàn)調(diào)試。