一種鎖相環(huán)頻率綜合器
基本信息

| 申請?zhí)?/td> | CN202122373470.0 | 申請日 | - |
| 公開(公告)號 | CN215956368U | 公開(公告)日 | 2022-03-04 |
| 申請公布號 | CN215956368U | 申請公布日 | 2022-03-04 |
| 分類號 | H03L7/085(2006.01)I;H03L7/093(2006.01)I;H03L7/18(2006.01)I | 分類 | 基本電子電路; |
| 發(fā)明人 | 韓懷宇;趙偉兵;邵要華 | 申請(專利權(quán))人 | 珠海一微半導(dǎo)體股份有限公司 |
| 代理機構(gòu) | - | 代理人 | - |
| 地址 | 519000廣東省珠海市橫琴新區(qū)環(huán)島東路3000號2706 | ||
| 法律狀態(tài) | - | ||
摘要

| 摘要 | 本實用新型公開一種鎖相環(huán)頻率綜合器,包括:前置分頻器,用于接收外部電路輸入的時鐘信號,并對時鐘信號進行分頻;鎖相環(huán)電路,用于接收所述前置分頻器輸出的分頻后的時鐘信號,并輸出2N個相位依次變化的時鐘信號;N倍頻電路,包括或門、N級異或門和N級與門,用于接收所述鎖相環(huán)電路輸出的2N個相位依次變化的時鐘信號,并將2N個相位依次變化的時鐘信號進行倍頻處理,以輸出一個N倍頻的最終時鐘信號作為所述鎖相環(huán)頻率綜合器輸出的時鐘信號。本實用新型在實現(xiàn)高頻時鐘信號輸出的同時大幅度降低頻率綜合器的功耗,且本實用新型的N倍頻電路不受時鐘信號占空比的影響,無需采用占空比校正電路,簡化頻率綜合器結(jié)構(gòu)。 |





