一種用高精度低壓比較器組成的高閾值電壓比較電路
基本信息

| 申請?zhí)?/td> | CN201010152060.7 | 申請日 | - |
| 公開(公告)號 | CN101964648B | 公開(公告)日 | 2012-06-27 |
| 申請公布號 | CN101964648B | 申請公布日 | 2012-06-27 |
| 分類號 | H03K5/22(2006.01)I | 分類 | 基本電子電路; |
| 發(fā)明人 | 楊維明;潘希武;楊武韜;吳國婧;張豪杰;楊道虹 | 申請(專利權(quán))人 | 武漢博而碩微電子有限公司 |
| 代理機構(gòu) | 武漢金堂專利事務(wù)所 | 代理人 | 湖北大學(xué);武漢博而碩微電子有限公司 |
| 地址 | 430062 湖北省武漢市武昌區(qū)學(xué)院路11號 | ||
| 法律狀態(tài) | - | ||
摘要

| 摘要 | 本發(fā)明的目的是提出了一種用高精度低壓比較器實現(xiàn)高閾值比較的電路,該電路主要是由低壓運放omp1,omp2,電阻R1,R2,R3,M2,M3,M1,M4組成,M2與M3是寬長比為1∶1的PMOS,構(gòu)成電流鏡,M1與M4是兩個高壓場效應(yīng)管,omp2用作比較器。本發(fā)明與普通方法相比線路簡單,功耗低,大大降低成本,用低壓器件實現(xiàn)高閾值比較,擴大使用范圍。把高閾值平移到低閾值范圍給低壓比較器作為輸入就可以實現(xiàn)用低壓比較器實現(xiàn)高閾值的比較,本發(fā)明也可以采用單片集成工藝技術(shù)(BCD工藝)集成化生產(chǎn)。 |





