基于ARM和FPGA的卷積神經(jīng)識(shí)別系統(tǒng)及方法
基本信息
| 申請(qǐng)?zhí)?/td> | CN202010723180.1 | 申請(qǐng)日 | - |
| 公開（公告）號(hào) | CN111860784A | 公開（公告）日 | 2020-10-30 |
| 申請(qǐng)公布號(hào) | CN111860784A | 申請(qǐng)公布日 | 2020-10-30 |
| 分類號(hào) | G06N3/04(2006.01)I | 分類 | 計(jì)算；推算；計(jì)數(shù); |
| 發(fā)明人 | 左佳;李少華;張青野;趙中瑞;方逸洲 | 申請(qǐng)（專利權(quán)）人 | 上海華鑫股份有限公司 |
| 代理機(jī)構(gòu) | 上海科盛知識(shí)產(chǎn)權(quán)代理有限公司 | 代理人 | 上海儀電（集團(tuán)）有限公司中央研究院;上海華鑫股份有限公司 |
| 地址 | 200233上海市徐匯區(qū)虹漕路39號(hào)4號(hào)樓6層 | ||
| 法律狀態(tài) | - | ||
摘要
| 摘要 | 本發(fā)明涉及一種基于ARM和FPGA的卷積神經(jīng)識(shí)別系統(tǒng)及方法，所述系統(tǒng)包括：卷積神經(jīng)網(wǎng)絡(luò)參數(shù)訓(xùn)練模塊，用于獲取卷積神經(jīng)網(wǎng)絡(luò)的模型參數(shù)；ARM芯片，用于接收并轉(zhuǎn)發(fā)所述模型參數(shù)，并將識(shí)別結(jié)果傳輸給顯示設(shè)備；FPGA卷積神經(jīng)網(wǎng)絡(luò)硬件模塊，用于以硬件電路方式實(shí)現(xiàn)帶有所述模型參數(shù)的從輸入層、卷積層、池化層、激活層到全連接層的卷積神經(jīng)網(wǎng)絡(luò)，對(duì)實(shí)時(shí)輸入的圖像流進(jìn)行正向預(yù)測(cè)運(yùn)算，實(shí)現(xiàn)圖像識(shí)別分類，輸出識(shí)別結(jié)果。與現(xiàn)有技術(shù)相比，本發(fā)明具有成本小、功耗低、運(yùn)算速度快等優(yōu)點(diǎn)。?? |
