分組編程方法及其電路

基本信息

申請(qǐng)?zhí)?/td> CN201610978944.5 申請(qǐng)日 -
公開（公告）號(hào) CN106571157B 公開（公告）日 2019-12-31
申請(qǐng)公布號(hào) CN106571157B 申請(qǐng)公布日 2019-12-31
分類號(hào) G11C7/10 分類 信息存儲(chǔ);
發(fā)明人 張登軍 申請(qǐng)（專利權(quán)）人 珠海泓芯科技有限公司
代理機(jī)構(gòu) 北京成創(chuàng)同維知識(shí)產(chǎn)權(quán)代理有限公司 代理人 蔡純;張靖琳
地址 519080 廣東省珠海市唐家灣鎮(zhèn)大學(xué)路101號(hào)清華科技園創(chuàng)業(yè)大樓A座A1106-1107單元
法律狀態(tài) -

摘要

摘要 本發(fā)明公開了一種分組編程方法及其電路，所述方法包括：對(duì)低電平的輸入數(shù)據(jù)進(jìn)行統(tǒng)計(jì)；判斷統(tǒng)計(jì)結(jié)果是否小于等于第一閾值；以及根據(jù)判斷結(jié)果對(duì)所述輸入數(shù)據(jù)進(jìn)行分組編程。所述分組編程電路包括：第一模塊，所述第一模塊用于與根據(jù)輸入數(shù)據(jù)的第一部分，產(chǎn)生第一判斷信號(hào)；第二模塊，所述第二模塊用于根據(jù)輸入數(shù)據(jù)的第二部分，產(chǎn)生第二判斷信號(hào)；第三模塊，所述第三模塊用于根據(jù)全部輸入數(shù)據(jù)，產(chǎn)生第三判斷信號(hào)；以及分組編程模塊，所述分組編程模塊用于根據(jù)第一判斷信號(hào)、第二判斷信號(hào)以及第三判斷信號(hào)，對(duì)全部所述輸入數(shù)據(jù)進(jìn)行分組編程。由此，可以在有限的電荷泵能力下節(jié)約編程時(shí)間，提高編程效率。