異步RAM連續(xù)讀寫方法、裝置及通信系統(tǒng)
基本信息
| 申請(qǐng)?zhí)?/td> | CN202111262417.1 | 申請(qǐng)日 | - |
| 公開（公告）號(hào) | CN113986781A | 公開（公告）日 | 2022-01-28 |
| 申請(qǐng)公布號(hào) | CN113986781A | 申請(qǐng)公布日 | 2022-01-28 |
| 分類號(hào) | G06F12/0877（2016.01）I | 分類 | 計(jì)算；推算；計(jì)數(shù); |
| 發(fā)明人 | 官劍;張?chǎng)蝿?鄭思旭;薛培 | 申請(qǐng)（專利權(quán)）人 | 無(wú)錫華普微電子有限公司 |
| 代理機(jī)構(gòu) | 無(wú)錫市大為專利商標(biāo)事務(wù)所（普通合伙） | 代理人 | 殷紅梅;陳麗麗 |
| 地址 | 214135江蘇省無(wú)錫市新吳區(qū)菱湖大道202號(hào) | ||
| 法律狀態(tài) | - | ||
摘要
| 摘要 | 本發(fā)明涉及RAM讀寫技術(shù)領(lǐng)域，具體公開了一種異步RAM連續(xù)讀寫方法，其中，將當(dāng)前的異步RAM中的其中一個(gè)地址作為FLAG地址，所述異步RAM連續(xù)讀寫方法包括：根據(jù)FLAG地址的狀態(tài)確定是否能夠進(jìn)行讀或?qū)懖僮?；?dāng)確定能夠進(jìn)行寫操作時(shí)，連續(xù)寫入數(shù)據(jù)完成后將數(shù)據(jù)深度寫入到異步RAM地址0中；當(dāng)確定能夠進(jìn)行讀操作時(shí)，讀取異步RAM地址0中的數(shù)據(jù)深度完成后連續(xù)讀取數(shù)據(jù)。本發(fā)明還公開了一種異步RAM連續(xù)讀寫裝置、FPGA、CPU和一種通信系統(tǒng)。本發(fā)明提供的異步RAM連續(xù)讀寫方法能夠解決RAM在跨時(shí)鐘域時(shí)讀寫RAM內(nèi)的數(shù)據(jù)可能出現(xiàn)沖突的問題。 |
