一種PCIe設(shè)備與主機(jī)之間的多路有序數(shù)據(jù)傳輸方法

基本信息

申請?zhí)?/td> CN201710332590.1 申請日 -
公開（公告）號(hào) CN107193766B 公開（公告）日 2020-04-10
申請公布號(hào) CN107193766B 申請公布日 2020-04-10
分類號(hào) G06F13/28;G06F13/42 分類 計(jì)算；推算；計(jì)數(shù);
發(fā)明人 嚴(yán)明玉;張浩;姜志穎;范東睿;葉笑春 申請（專利權(quán)）人 蘇州中科集成電路設(shè)計(jì)中心有限公司
代理機(jī)構(gòu) 北京科龍寰宇知識(shí)產(chǎn)權(quán)代理有限責(zé)任公司 代理人 蘇州中科集成電路設(shè)計(jì)中心有限公司;北京中科睿芯科技有限公司
地址 215000 江蘇省蘇州市蘇州工業(yè)園區(qū)金雞湖大道1355號(hào)國際科技園
法律狀態(tài) -

摘要

摘要 本發(fā)明公開了一種PCIe設(shè)備與主機(jī)之間的多路有序數(shù)據(jù)傳輸方法，該方法用于傳輸PCIe設(shè)備與主機(jī)之間的多路有序數(shù)據(jù)，通過構(gòu)建DMA buffer對以及控制DMA buffer按照free?>allocated?>used?>DMAing?>done?>reading?>free的順序變化，不僅不需要將DMA通道與數(shù)據(jù)傳輸路捆綁，并且僅需要使用三個(gè)指針即可對DMA buffer進(jìn)行管理，從而能夠保證同一路數(shù)據(jù)有序的被傳送到主機(jī)或者PCIe設(shè)備，不僅降低了PCIe設(shè)備與主機(jī)之間數(shù)據(jù)傳輸管理的復(fù)雜度和多余的資源消耗，而且還能夠完全發(fā)揮PCIe的帶寬，使得實(shí)際傳輸帶寬接近PCIe的理論峰值帶寬。