用于DP接口的控制電路裝置及其自適應(yīng)均衡方法

基本信息

申請?zhí)?/td> CN202111537157.4 申請日 -
公開（公告）號 CN114217561A 公開（公告）日 2022-03-22
申請公布號 CN114217561A 申請公布日 2022-03-22
分類號 G05B19/042（2006.01）I 分類 控制；調(diào)節(jié);
發(fā)明人 王超;郭曉旭;樊曉華;李明 申請（專利權(quán)）人 江蘇集萃智能集成電路設(shè)計技術(shù)研究所有限公司
代理機構(gòu) 無錫市匯誠永信專利代理事務(wù)所（普通合伙） 代理人 郭慧
地址 214000江蘇省無錫市新吳區(qū)菱湖大道111號無錫軟件園天鵝座C座18樓
法律狀態(tài) -

摘要

摘要 本發(fā)明公開了一種用于DP接口的控制電路裝置及其自適應(yīng)均衡方法，其可提高應(yīng)用靈活性，可降低接收信號的誤碼率?？刂齐娐费b置包括CTLE電路、CDR電路，CTLE電路輸出連接CDR電路輸入，CTLE電路包括二級級聯(lián)，CTLE電路控制端連接控制單元FSM_CTLE、兩路DAC電路，控制單元FSM_CTLE用于輸出電阻值控制字，兩路DAC電路用于輸出電容值控制字；DFE電路采用半數(shù)據(jù)率預(yù)處理結(jié)構(gòu)，DFE電路輸入分別連接CTLE電路輸出、時鐘控制信號、門限電壓控制信號，半數(shù)據(jù)率預(yù)處理結(jié)構(gòu)包括比較器：干擾比較器、數(shù)據(jù)比較器，自適應(yīng)均衡方法包括：偏置校準(zhǔn)階段；CTLE電路自適應(yīng)調(diào)節(jié)階段；CDR電路鎖定階段；DFE電路自適應(yīng)調(diào)節(jié)階段。