一種時鐘占空比調(diào)整電路

基本信息

申請?zhí)?/td> CN201821948083.7 申請日 -
公開（公告）號 CN209072444U 公開（公告）日 2019-07-05
申請公布號 CN209072444U 申請公布日 2019-07-05
分類號 H03K3/017（2006.01）I 分類 基本電子電路;
發(fā)明人 劉昌; 劉金亮 申請（專利權）人 新港海岸（北京）科技有限公司
代理機構 北京集佳知識產(chǎn)權代理有限公司 代理人 王寶筠
地址 100102 北京市朝陽區(qū)利澤中園106號樓4層401A、403A
法律狀態(tài) -

摘要

摘要 本實用新型公開了一種占空比調(diào)整電路，該占空比調(diào)整電路包括：邏輯控制電路和觸發(fā)器，其中：邏輯控制電路的數(shù)據(jù)輸入端接收待發(fā)送數(shù)據(jù)，邏輯控制電路的輸出端與觸發(fā)器的輸入端相連；觸發(fā)器的時鐘信號輸入端接收輸入時鐘信號，觸發(fā)器的輸出端作為時鐘占空比調(diào)整電路的輸出端，將輸出時鐘信號輸出。本實用新型利用待發(fā)送數(shù)據(jù)根據(jù)配置好的待發(fā)送數(shù)據(jù)與輸出時鐘信號的占空比對應關系選擇時鐘碼型，并且利用數(shù)據(jù)先后順序進行碼型拼接，再用輸入時鐘信號同步拼接好的碼型，便可以實現(xiàn)輸入數(shù)據(jù)對時鐘的調(diào)制，保證時鐘頻率不變的情況下實現(xiàn)傳輸時鐘的同時傳輸數(shù)據(jù)，并保證時鐘具有低抖動的特性。