用于安全存儲和計算的數(shù)模混合式存儲器件及電路
基本信息

| 申請?zhí)?/td> | CN202080012609.4 | 申請日 | - |
| 公開(公告)號 | CN113424259A | 公開(公告)日 | 2021-09-21 |
| 申請公布號 | CN113424259A | 申請公布日 | 2021-09-21 |
| 分類號 | G11C7/16(2006.01)I;G11C7/12(2006.01)I;G11C11/56(2006.01)I;G11C27/00(2006.01)I | 分類 | 信息存儲; |
| 發(fā)明人 | 趙亮;呂志超 | 申請(專利權(quán))人 | 合肥??莆㈦娮佑邢薰?/a> |
| 代理機構(gòu) | 上海思微知識產(chǎn)權(quán)代理事務(wù)所(普通合伙) | 代理人 | 田婷 |
| 地址 | 230088安徽省合肥市高新區(qū)創(chuàng)新產(chǎn)業(yè)園二期F4棟11樓 | ||
| 法律狀態(tài) | - | ||
摘要

| 摘要 | 一種非易失性存儲器件包括以矩陣形式排列的多個存儲器單元,沿行方向延伸的多條字線以及沿列方向延伸的多條位線。每一個存儲器單元均與其中的一條字線和其中的一條位線連接。該存儲器件還包括:與所述字線連接且用于控制這些字線的字線控制電路;用于在數(shù)字模式下控制所述位線且感測所述存儲器單元的第一位線控制電路;以及用于在模擬模式下偏置所述位線且感測所述存儲器單元的第二位線控制電路。所述第一位線控制電路與每條位線的第一端連接。所述第二位線控制電路與每條位線的第二端連接。 |





