讀操作電路、半導(dǎo)體存儲器和讀操作方法

基本信息

申請?zhí)?/td> CN201911021588.8 申請日 -
公開（公告）號 CN112712842A 公開（公告）日 2021-04-27
申請公布號 CN112712842A 申請公布日 2021-04-27
分類號 G11C11/4096;G11C11/4093 分類 信息存儲;
發(fā)明人 張良 申請（專利權(quán)）人 長鑫存儲技術(shù)（上海）有限公司
代理機構(gòu) 北京市鑄成律師事務(wù)所 代理人 包莉莉;武晨燕
地址 200336 上海市長寧區(qū)虹橋路1438號1幢801、802、805單元(名義樓層9層)
法律狀態(tài) -

摘要

摘要 本申請實施例至少提供一種讀操作電路，包括：數(shù)據(jù)判斷模塊，用于從存儲塊中讀出讀取數(shù)據(jù)，并根據(jù)前次讀取數(shù)據(jù)和當(dāng)前讀取數(shù)據(jù)中數(shù)據(jù)變化的位數(shù)，確定是否翻轉(zhuǎn)當(dāng)前讀取數(shù)據(jù)，以輸出供全局總線傳輸?shù)娜挚偩€數(shù)據(jù)和供翻轉(zhuǎn)標(biāo)識信號線傳輸?shù)姆D(zhuǎn)標(biāo)識數(shù)據(jù)；數(shù)據(jù)接收模塊，用于根據(jù)翻轉(zhuǎn)標(biāo)識數(shù)據(jù)，確定是否翻轉(zhuǎn)全局總線數(shù)據(jù)，以輸出緩存數(shù)據(jù)；并串轉(zhuǎn)換電路，用于對緩存數(shù)據(jù)進(jìn)行并串轉(zhuǎn)換，以生成DQ端口的輸出數(shù)據(jù)；數(shù)據(jù)緩沖模塊，用于根據(jù)使能信號以及當(dāng)前讀取數(shù)據(jù)確定全局總線的初始態(tài)。本申請實施例的技術(shù)方案可以實現(xiàn)在TriState架構(gòu)下，減少內(nèi)部全局總線翻轉(zhuǎn)次數(shù)，大幅壓縮電流，降低功耗。