一種半導(dǎo)體封裝結(jié)構(gòu)制作方法及半導(dǎo)體封裝結(jié)構(gòu)

基本信息

申請?zhí)?/td> CN202110493432.0 申請日 -
公開（公告）號 CN113223974A 公開（公告）日 2021-08-06
申請公布號 CN113223974A 申請公布日 2021-08-06
分類號 H01L21/56（2006.01）I;H01L21/60（2006.01）I;H01L23/13（2006.01）I;H01L23/482（2006.01）I 分類 基本電氣元件;
發(fā)明人 李高林;呂鵬 申請（專利權(quán)）人 成都奕成科技有限公司
代理機構(gòu) 成都極刻智慧知識產(chǎn)權(quán)代理事務(wù)所（普通合伙） 代理人 唐維虎
地址 610000四川省成都市高新區(qū)尚陽路12號
法律狀態(tài) -

摘要

摘要 本申請公開了一種半導(dǎo)體封裝結(jié)構(gòu)制作方法及半導(dǎo)體封裝結(jié)構(gòu)，通過提供設(shè)置有芯片的第一芯片載體，并在將第二芯片載體放置在待封裝的芯片遠(yuǎn)離第一芯片載體的一側(cè)后利用塑封材料對芯片進(jìn)行塑封，以此將第二芯片載體設(shè)置在塑封體遠(yuǎn)離第一芯片載體的一側(cè)的同時完成塑封體的制作，然后拆除第一芯片載體，并以第二芯片載體作為承載體在芯片遠(yuǎn)離第二芯片載體的一側(cè)制作電路層，相較于相關(guān)技術(shù)中進(jìn)行電路制作時由于沒有承載體導(dǎo)致的芯片破損問題，通過上述方案能夠在不增加額外工藝流程的基礎(chǔ)上實現(xiàn)第二芯片載體的設(shè)置，以此在控制成本的基礎(chǔ)上提高了半導(dǎo)體封裝結(jié)構(gòu)的結(jié)構(gòu)強度，降低了芯片在生產(chǎn)過程中出現(xiàn)破損的風(fēng)險。