一種半導(dǎo)體封裝結(jié)構(gòu)制作方法及半導(dǎo)體封裝結(jié)構(gòu)

基本信息

申請(qǐng)?zhí)?/td> CN202110510989.0 申請(qǐng)日 -
公開（公告）號(hào) CN113257692A 公開（公告）日 2021-08-13
申請(qǐng)公布號(hào) CN113257692A 申請(qǐng)公布日 2021-08-13
分類號(hào) H01L21/60（2006.01）I;H01L21/56（2006.01）I;H01L21/78（2006.01）I;H01L23/482（2006.01）I;H01L23/485（2006.01）I 分類 基本電氣元件;
發(fā)明人 黃真瑞 申請(qǐng)（專利權(quán)）人 成都奕成科技有限公司
代理機(jī)構(gòu) 成都極刻智慧知識(shí)產(chǎn)權(quán)代理事務(wù)所（普通合伙） 代理人 唐維虎
地址 610000四川省成都市高新區(qū)尚陽路12號(hào)
法律狀態(tài) -

摘要

摘要 本申請(qǐng)公開了一種半導(dǎo)體封裝結(jié)構(gòu)制作方法及半導(dǎo)體封裝結(jié)構(gòu)，包括：提供包括多個(gè)待封裝的芯片的晶圓，在晶圓的一側(cè)制作針對(duì)每個(gè)芯片的第一重布線層，對(duì)晶圓進(jìn)行切割，得到按照預(yù)設(shè)間隔分布的多個(gè)芯片組成的芯片陣列，將芯片陣列設(shè)置在芯片載體上，對(duì)芯片陣列進(jìn)行塑封，然后去除芯片載體并切割芯片陣列，得到制作完成的多個(gè)半導(dǎo)體塑封結(jié)構(gòu)，相較于相關(guān)技術(shù)中在對(duì)晶圓切割完畢后才進(jìn)行電子線路層的設(shè)置會(huì)造成芯片的電子線路層之間出現(xiàn)高低位移差，進(jìn)而導(dǎo)致后續(xù)塑封切割后得到的產(chǎn)品規(guī)格不一致的問題，本申請(qǐng)?zhí)峁┑姆桨冈诰A切割前進(jìn)行電子線路層的設(shè)置，能夠保證電子線路層結(jié)構(gòu)上的一致，進(jìn)而保證后續(xù)生產(chǎn)出的半導(dǎo)體封裝結(jié)構(gòu)產(chǎn)品規(guī)格的一致性。