功率器件保護(hù)芯片及其制備方法

基本信息

申請?zhí)?/td> CN201811151183.1 申請日 -
公開（公告）號(hào) CN109300894B 公開（公告）日 2021-06-18
申請公布號(hào) CN109300894B 申請公布日 2021-06-18
分類號(hào) H01L27/02;H01L21/8222 分類 基本電氣元件;
發(fā)明人 不公告發(fā)明人 申請（專利權(quán)）人 深圳物芯科技控股集團(tuán)有限公司
代理機(jī)構(gòu) 深圳峰誠志合知識(shí)產(chǎn)權(quán)代理有限公司 代理人 李明香
地址 518000 廣東省深圳市南山區(qū)粵海街道科技園社區(qū)瓊宇路2號(hào)特發(fā)信息科技大廈15樓
法律狀態(tài) -

摘要

摘要 本發(fā)明提供功率器件保護(hù)芯片，其包括襯底；形成在襯底上的第一外延層；間隔形成在第一外延層內(nèi)的整流區(qū)，整流區(qū)包括自第一外延層的上表面向第一外延層內(nèi)形成的第一溝槽、自第一溝槽的底部向第一外延層內(nèi)形成的第二溝槽及自第二溝槽的底部向第一外延層內(nèi)形成的第三溝槽，所述第一溝槽、所述第二溝槽及第三溝槽連通且寬度依次減小，第一溝槽、第二溝槽及第三溝槽內(nèi)的金屬層與第一外延層之間的肖特基勢壘高度依次減小；位于兩個(gè)整流區(qū)之間自第一外延層的上表面延伸至襯底的隔離區(qū)，隔離區(qū)包括第四溝槽、位于第四溝槽的底部的注入?yún)^(qū)、形成在第四溝槽內(nèi)的第二外延層。本發(fā)明還提供功率器件保護(hù)芯片的制備方法，增強(qiáng)可靠性，縮小封裝面積和降低成本。