一種時鐘信號占空比修調(diào)電路

基本信息

申請?zhí)?/td> CN202210135216.3 申請日 -
公開（公告）號 CN114337607B 公開（公告）日 2022-06-17
申請公布號 CN114337607B 申請公布日 2022-06-17
分類號 H03K3/017（2006.01）I 分類 基本電子電路;
發(fā)明人 何力;楊奕 申請（專利權(quán)）人 山東兆通微電子有限公司
代理機(jī)構(gòu) 北京集佳知識產(chǎn)權(quán)代理有限公司 代理人 -
地址 250131山東省濟(jì)南市歷城區(qū)洪家樓街道二環(huán)東路2277號金橋國際2-1105A5號
法律狀態(tài) -

摘要

摘要 本發(fā)明涉及集成電路領(lǐng)域，公開了一種時鐘信號占空比修調(diào)電路，輸入時鐘信號經(jīng)由低通濾波器鈍化后連接到比較器的正輸入端，比較器、占空比調(diào)控模塊和運(yùn)算放大器構(gòu)成負(fù)反饋回路，當(dāng)輸出時鐘信號的占空比不為預(yù)設(shè)占空比時，占空比調(diào)控模塊通過改變運(yùn)算放大器的同相輸入端的電壓調(diào)節(jié)運(yùn)算放大器的輸出電壓，當(dāng)運(yùn)算放大器的輸出電壓改變時，比較器輸出的輸出時鐘信號的占空比也會發(fā)生變化，而輸出時鐘信號的占空比又會通過占空比調(diào)控模塊影響運(yùn)算放大器的同相輸入端的電壓，直至輸出時鐘信號的占空比穩(wěn)定在預(yù)設(shè)占空比?？梢姡景l(fā)明中輸出時鐘信號的占空比的調(diào)節(jié)范圍不受初始時鐘信號的占空比的限制。