一種高速解交織的實(shí)現(xiàn)方法和裝置
基本信息

| 申請?zhí)?/td> | CN01105713.0 | 申請日 | - |
| 公開(公告)號 | CN1377142B | 公開(公告)日 | 2010-06-16 |
| 申請公布號 | CN1377142B | 申請公布日 | 2010-06-16 |
| 分類號 | H03M13/27(2006.01)I;H04J13/00(2006.01)I | 分類 | 基本電子電路; |
| 發(fā)明人 | 周海濤 | 申請(專利權(quán))人 | 深圳市中興通訊股份有限公司上海第二研究所 |
| 代理機(jī)構(gòu) | - | 代理人 | - |
| 地址 | 518057廣東省深圳市南山區(qū)高新技術(shù)產(chǎn)業(yè)園科技南路中興通訊大廈6樓法律部 | ||
| 法律狀態(tài) | - | ||
摘要

| 摘要 | 本發(fā)明公開一種高速的第一次解交織的方法和裝置。所述方法是將需要處理的數(shù)據(jù)根據(jù)變換后的地址直接寫入雙口隨機(jī)存取存儲器(DPRAM),然后按順序從雙口隨機(jī)存取存儲器(DPRAM)中讀取數(shù)據(jù),從而完成第一次解交織。本發(fā)明的方法具有實(shí)時(shí)性,不用額外的處理時(shí)間和存儲空間;所述的裝置可以在處理器中實(shí)現(xiàn),也可以利用處理器外部的硬件實(shí)現(xiàn),使用本發(fā)明的方法設(shè)計(jì)的第一次解交織裝置,具有高速,實(shí)時(shí),節(jié)省存儲空間等特點(diǎn),處理的延時(shí)非常小,可以提高系統(tǒng)的處理速度和吞吐量。 |





