一種時鐘生成方法、時序電路及模數(shù)轉(zhuǎn)換器

基本信息

申請?zhí)?/td> CN201910764967.X 申請日 -
公開（公告）號 CN110417412A 公開（公告）日 2019-11-05
申請公布號 CN110417412A 申請公布日 2019-11-05
分類號 H03M1/10（2006.01）I; H03M1/50（2006.01）I; H03M1/12（2006.01）I 分類 基本電子電路;
發(fā)明人 王潛 申請（專利權(quán)）人 蘇州迅芯微電子有限公司
代理機構(gòu) 西安通大專利代理有限責任公司 代理人 蘇州迅芯微電子有限公司
地址 215000 江蘇省蘇州市蘇州工業(yè)園區(qū)星湖街218號A7樓505單元
法律狀態(tài) -

摘要

摘要 一種時鐘生成方法、時序電路及模數(shù)轉(zhuǎn)換器，時鐘生成方法包括以下步驟：第一步、產(chǎn)生四相25％占空比時鐘；第二步、輸出1：1：2占空比高電平不交疊時鐘，并作如下分配：采樣時間和比較器比較時間分別占整個周期的1/4；剩余1/2時鐘周期用于MDAC中運放的建立。時序電路包括：用于獲得四相25％占空比時鐘的時鐘產(chǎn)生電路；用于通過兩相25％占空比時鐘獲得接近50％占空比時鐘的與門邏輯電路；用于將單相25％占空比時鐘和0電位電平VSS進行與運算的與門邏輯電路；用于對各個邏輯電路的輸出信號進行時鐘校準的D觸發(fā)器；以及，D觸發(fā)器之后通過緩沖器增強驅(qū)動并且輔助實現(xiàn)所需要的不同時鐘延遲。模數(shù)轉(zhuǎn)換器具有所述的時序電路。本發(fā)明降低了對運放帶寬的要求。