基于AES/EBU-IQ接口的NAVDAT和NAVTEX調(diào)制器及其調(diào)制方法
基本信息

| 申請(qǐng)?zhí)?/td> | CN202110568855.4 | 申請(qǐng)日 | - |
| 公開(公告)號(hào) | CN113162880A | 公開(公告)日 | 2021-07-23 |
| 申請(qǐng)公布號(hào) | CN113162880A | 申請(qǐng)公布日 | 2021-07-23 |
| 分類號(hào) | H04L27/00(2006.01)I;H04H20/61(2008.01)I;H04H60/09(2008.01)I;H04L12/24(2006.01)I;H04L29/08(2006.01)I | 分類 | 電通信技術(shù); |
| 發(fā)明人 | 鄭德福;李芳 | 申請(qǐng)(專利權(quán))人 | 上海埃威信息科技有限公司 |
| 代理機(jī)構(gòu) | 上??坡蓪@硎聞?wù)所(特殊普通合伙) | 代理人 | 金碎平 |
| 地址 | 201109上海市閔行區(qū)劍川路468號(hào) | ||
| 法律狀態(tài) | - | ||
摘要

| 摘要 | 本發(fā)明公開了一種基于AES/EBU?IQ接口的NAVDAT和NAVTEX調(diào)制器及其調(diào)制方法,包括相連接的CPU模塊和FPGA模塊,所述CPU模塊連接有第一網(wǎng)口和第二網(wǎng)口,所述FPGA模塊連接有數(shù)模轉(zhuǎn)換接口、數(shù)字音頻接口和模擬音頻接口,所述CPU模塊通過第一網(wǎng)口獲取原始消息文件,所述CPU模塊將原始消息文件調(diào)制處理為IQ原始數(shù)據(jù)并發(fā)送到FPGA模塊,所述FPGA模塊將CPU模塊發(fā)送的IQ原始數(shù)據(jù)拆分為數(shù)據(jù)包并調(diào)制為AES/EBU?IQ格式數(shù)據(jù);所述數(shù)模轉(zhuǎn)換接口、數(shù)字音頻接口和模擬音頻接口將AES/EBU?IQ格式數(shù)據(jù)轉(zhuǎn)換為對(duì)應(yīng)的信號(hào)輸出。本發(fā)明將原始信息文件調(diào)制為IQ原始數(shù)據(jù),解決了數(shù)據(jù)格式統(tǒng)一的問題;設(shè)置多種輸出接口,匹配多種發(fā)射機(jī),同時(shí)滿足NAVDAT和NAVTEX的播發(fā)。 |





