可重新配置的非易失性存儲器結(jié)構(gòu)和系統(tǒng)

基本信息

申請?zhí)?/td> CN201710986049.2 申請日 -
公開（公告）號 CN108231120A 公開（公告）日 2018-06-29
申請公布號 CN108231120A 申請公布日 2018-06-29
分類號 G11C16/10 分類 信息存儲;
發(fā)明人 駱志炯;金曉明;王澍 申請（專利權(quán)）人 上海博維邏輯半導(dǎo)體技術(shù)有限公司
代理機(jī)構(gòu) 北京博雅睿泉專利代理事務(wù)所（特殊普通合伙） 代理人 上海博維邏輯半導(dǎo)體技術(shù)有限公司
地址 201306 上海市浦東新區(qū)泥城鎮(zhèn)云端路1412弄15號2樓
法律狀態(tài) -

摘要

摘要 本發(fā)明公開了一種可重新配置的非易失性存儲器結(jié)構(gòu)和系統(tǒng)以及具有多個(gè)非易失性存儲器(NVM)位的非易失性靜態(tài)隨機(jī)存取存儲器(nvSRAM))單元的技術(shù)。提出的結(jié)構(gòu)可以快速轉(zhuǎn)換/重新配置查找表(LUT)和/或重新配置FPGA路由。根據(jù)一些實(shí)施例的存儲器結(jié)構(gòu)可以將切換/重新配置的時(shí)間減少到一個(gè)或幾個(gè)時(shí)鐘周期。因此，實(shí)現(xiàn)了快速或?qū)崟r(shí)的FPGA重新配置，一個(gè)LUT可以為多個(gè)功能服務(wù)。從而，可以使用一部分當(dāng)前FPGA來執(zhí)行多功能，這可以顯著減小FPGA芯片的面積。根據(jù)實(shí)施例的其它結(jié)構(gòu)，還可以通過重新配置為整個(gè)系統(tǒng)提供簡單的路由，并且通過避免外部數(shù)據(jù)傳輸來提高數(shù)據(jù)安全性。