一種低壓低漏流高效保護芯片制造工藝
基本信息

| 申請?zhí)?/td> | CN202010767349.3 | 申請日 | - |
| 公開(公告)號 | CN111863603A | 公開(公告)日 | 2020-10-30 |
| 申請公布號 | CN111863603A | 申請公布日 | 2020-10-30 |
| 分類號 | H01L21/225(2006.01)I;H01L29/06(2006.01)I | 分類 | 基本電氣元件; |
| 發(fā)明人 | 崔文榮 | 申請(專利權)人 | 江蘇晟馳微電子有限公司 |
| 代理機構 | 北京天盾知識產(chǎn)權代理有限公司 | 代理人 | 江蘇晟馳微電子有限公司 |
| 地址 | 226600江蘇省南通市海安經(jīng)濟技術開發(fā)區(qū)康華路55號 | ||
| 法律狀態(tài) | - | ||
摘要

| 摘要 | 本發(fā)明公開了一種低壓低漏流高效保護芯片制造工藝,涉及芯片技術領域,具體為一種低壓低漏流高效保護芯片制造工藝,包括以下步驟:S1、擴散前處理;S2、氧化;S3、光刻;S4、雙面開管磷沉積;S5、開管擴磷;S6、蝕刻溝槽;S7、電泳鈍化;S8、完成芯片制造。該低壓低漏流高效保護芯片制造工藝通過芯片表面高濃度N+層有助于提升抗浪涌能力,溝道擴散有助于降低漏電,電泳的致密性薄層提升可靠性;芯片采取臺面工藝,增加N型區(qū)耗盡層結構,改變了N型擴散區(qū)的濃度結構曲線,利用N型擴散區(qū)耗盡層寬度的附加耐壓,增加了P+區(qū)寬度;增寬了高導電率區(qū)域,增強了P+區(qū)對P基區(qū)發(fā)射電子的能力。?? |





