同時鐘域下寄存器的邏輯解耦方法

基本信息

申請?zhí)?/td> CN202011348726.6 申請日 -
公開（公告）號 CN112331243B 公開（公告）日 2021-07-23
申請公布號 CN112331243B 申請公布日 2021-07-23
分類號 G06F1/04（2006.01）I;G06F1/06（2006.01）I;G06F1/08（2006.01）I;G11C7/22（2006.01）I 分類 計算；推算；計數(shù);
發(fā)明人 趙少峰 申請（專利權）人 東科半導體（安徽）股份有限公司
代理機構 北京慧誠智道知識產(chǎn)權代理事務所（特殊普通合伙） 代理人 李楠
地址 243100安徽省馬鞍山市當涂縣銀黃東路999號數(shù)字硅谷國際產(chǎn)業(yè)園第38棟
法律狀態(tài) -

摘要

摘要 本發(fā)明實施例涉及一種同時鐘域下寄存器的邏輯解耦方法，包括：獲取同時鐘域下的接入時鐘樹的全部寄存器信息；對每個寄存器賦予一個不同的簇識別標記；當確定后級的第二寄存器與前級的第一寄存器之間存在時序路徑時，將后級的第二寄存器的簇識別標記修改為第一寄存器的簇識別標記；遍歷全部寄存器后，將具有相同簇識別標記的寄存器分為一簇，不在同一簇的寄存器之間互為邏輯解耦；根據(jù)簇識別標記對預布局進行調(diào)整，將同一簇的多個寄存器的物理位置按照設計規(guī)則調(diào)整在一定區(qū)域內(nèi)，構建成一個子時鐘域；對每個子時鐘域插入一個或多個子根緩沖器，以將每個子時鐘域獨立接入時鐘樹，并通過插入的一個或多個子根緩沖器驅動子時鐘域內(nèi)的各寄存器。