一種基于FPGA的負(fù)載均衡處理系統(tǒng)

基本信息

申請(qǐng)?zhí)?/td> CN202011466483.6 申請(qǐng)日 -
公開(kāi)（公告）號(hào) CN112637080A 公開(kāi)（公告）日 2021-04-09
申請(qǐng)公布號(hào) CN112637080A 申請(qǐng)公布日 2021-04-09
分類(lèi)號(hào) H04L12/803;H04L12/861;H04L12/879;H04L29/06;G06F13/28 分類(lèi) 電通信技術(shù);
發(fā)明人 宋曼谷;沙猛;郭志川;王可 申請(qǐng)（專(zhuān)利權(quán)）人 中科海網(wǎng)（蘇州）網(wǎng)絡(luò)科技有限公司
代理機(jī)構(gòu) 北京方安思達(dá)知識(shí)產(chǎn)權(quán)代理有限公司 代理人 楊青;李彪
地址 100190 北京市海淀區(qū)北四環(huán)西路21號(hào)
法律狀態(tài) -

摘要

摘要 本發(fā)明的公開(kāi)了一種基于FPGA的負(fù)載均衡系統(tǒng)，該系統(tǒng)包括：FPGA加速卡和服務(wù)器，F(xiàn)PGA加速卡包括：解析處理模塊、負(fù)載均衡模塊、FIFO緩存模塊、DDR緩存和DMA模塊；服務(wù)器上設(shè)置DPDK驅(qū)動(dòng)模塊；解析處理模塊用于對(duì)數(shù)據(jù)鏈路層進(jìn)行解析；負(fù)載均衡模塊用于提取數(shù)據(jù)包的五元組信息，根據(jù)負(fù)載均衡算法對(duì)數(shù)據(jù)包進(jìn)行計(jì)算，確定該數(shù)據(jù)包所屬的隊(duì)列；將每個(gè)數(shù)據(jù)包和每個(gè)數(shù)據(jù)包的負(fù)載均衡結(jié)果分別發(fā)送至FIFO緩存模塊；FIFO緩存模塊用于將數(shù)據(jù)包負(fù)載均衡結(jié)果插入到數(shù)據(jù)包以太網(wǎng)前導(dǎo)碼之后，并對(duì)合并后的數(shù)據(jù)包進(jìn)行緩存；DDR模塊用于緩存FIFO緩存模塊通過(guò)AXI總線(xiàn)傳輸?shù)臄?shù)據(jù)，通過(guò)DMA方式傳輸?shù)椒?wù)器；DPDK驅(qū)動(dòng)模塊用于根據(jù)每個(gè)數(shù)據(jù)包所攜帶的負(fù)載均衡結(jié)果，將該數(shù)據(jù)包拷貝到相應(yīng)隊(duì)列中。