一種基于FPGA加速卡的DPDK驅動系統(tǒng)

基本信息

申請?zhí)?/td> CN202110500249.9 申請日 -
公開（公告）號 CN113419780A 公開（公告）日 2021-09-21
申請公布號 CN113419780A 申請公布日 2021-09-21
分類號 G06F9/4401;G06F13/28 分類 計算；推算；計數(shù);
發(fā)明人 郭志川;王可;沙猛;黃逍穎 申請（專利權）人 中科海網（蘇州）網絡科技有限公司
代理機構 北京方安思達知識產權代理有限公司 代理人 楊青;李彪
地址 100190 北京市海淀區(qū)北四環(huán)西路21號
法律狀態(tài) -

摘要

摘要 本發(fā)明公開了一種基于FPGA加速卡的DPDK驅動系統(tǒng)，部署在X86的服務器中，該系統(tǒng)包括：DMA模塊、數(shù)據(jù)包收取模塊和數(shù)據(jù)包發(fā)送模塊；其中，DMA模塊，用于根據(jù)網絡流量動態(tài)調整DMA傳輸數(shù)據(jù)塊的大小，將FPGA加速卡的DDR中的數(shù)據(jù)包以DMA方式傳輸至服務器的接收內存中，還用于采用超時補包機制將服務器的發(fā)送內存中的數(shù)據(jù)包以DMA方式傳輸至FPGA加速卡的DDR中；數(shù)據(jù)包收取模塊，用于解析服務器接收內存中的數(shù)據(jù)包，提取時間戳和包長信息，并封裝到DPDK的mbuf數(shù)據(jù)結構中；數(shù)據(jù)包發(fā)送模塊，用于對mbuf數(shù)據(jù)結構中待發(fā)送的數(shù)據(jù)包按照預定格式進行封裝，添加包頭信息后拷貝至服務器的發(fā)送內存。