FPGA頂層網(wǎng)表的創(chuàng)建方法、裝置、計(jì)算機(jī)設(shè)備及介質(zhì)

基本信息

申請(qǐng)?zhí)?/td> CN201711309444.3 申請(qǐng)日 -
公開(kāi)（公告）號(hào) CN107944183B 公開(kāi)（公告）日 2021-07-20
申請(qǐng)公布號(hào) CN107944183B 申請(qǐng)公布日 2021-07-20
分類號(hào) G06F30/343 分類 計(jì)算；推算；計(jì)數(shù);
發(fā)明人 劉蒲霞 申請(qǐng)（專利權(quán)）人 深圳市紫光同創(chuàng)電子有限公司
代理機(jī)構(gòu) 深圳市精英專利事務(wù)所 代理人 劉貽盛
地址 518000 廣東省深圳市南山區(qū)高新技術(shù)產(chǎn)業(yè)園南區(qū)科技南八道豪威科技大廈16層
法律狀態(tài) -

摘要

摘要 本發(fā)明實(shí)施例提供一種FPGA頂層網(wǎng)表的創(chuàng)建方法、裝置、計(jì)算機(jī)設(shè)備及介質(zhì)，屬于現(xiàn)場(chǎng)可編程門陣列FPGA技術(shù)領(lǐng)域。該FPGA頂層網(wǎng)表的創(chuàng)建方法，該方法包括：根據(jù)預(yù)先定義的劃分標(biāo)準(zhǔn)，將若干個(gè)單元電子器件劃分為同一模塊；將劃分的該模塊映射到格點(diǎn)單元；根據(jù)該單元電子器件的實(shí)際連線及功能，驗(yàn)證該格點(diǎn)單元中的模塊與該若干個(gè)單元電子器件的對(duì)等性；當(dāng)驗(yàn)證的該對(duì)等性為完全對(duì)等時(shí)，將所有該格點(diǎn)單元定義為頂層網(wǎng)表。本申請(qǐng)可以保證軟件層面的頂層網(wǎng)表與硬件上的電子器件的一致性，減少了后期使用時(shí)由于軟件網(wǎng)表的設(shè)計(jì)與硬件設(shè)備不一致消耗的調(diào)整時(shí)間，提高了整體的研發(fā)效率。