一種半導體器件終端結構及制備方法
基本信息

| 申請?zhí)?/td> | CN202111197173.3 | 申請日 | - |
| 公開(公告)號 | CN113948491A | 公開(公告)日 | 2022-01-18 |
| 申請公布號 | CN113948491A | 申請公布日 | 2022-01-18 |
| 分類號 | H01L23/498(2006.01)I;H01L29/40(2006.01)I;H01L21/48(2006.01)I | 分類 | 基本電氣元件; |
| 發(fā)明人 | 黃己森 | 申請(專利權)人 | 重慶偉特森電子科技有限公司 |
| 代理機構 | 重慶西南華渝專利代理有限公司 | 代理人 | 郭桂林 |
| 地址 | 400700重慶市北碚區(qū)云漢大道117號附237號 | ||
| 法律狀態(tài) | - | ||
摘要

| 摘要 | 本發(fā)明屬于半導體器件制造領域,公開了一種半導體器件終端結構,包括半導體外延薄膜,且半導體外延薄膜表面自下而上依次覆蓋有場板、焊接層和鈍化層,在場板上表面還設有介質層,且介質層位于焊接層和鈍化層下方;焊接層下表面還設有覆蓋半導體外延薄膜和場板的勢壘層。本發(fā)明結構簡單,易于加工;將介質層放到金屬層下方,可防止介質層因應力而受損,進一步延長了器件的使用壽命。制備上述器件的方法為S1,在外延薄膜上淀積場板,再在場板上淀積介質層;S2,先介質層和場板;S3,淀積勢壘層,圖形化,腐蝕,退火;S4,淀積介質層,圖形化,腐蝕,退火;S5,涂覆鈍化層,圖形化后固化鈍化層。本發(fā)明步驟簡單易操作,可實現(xiàn)大規(guī)模生產,易于量產和推廣。 |





