一種基于神經(jīng)網(wǎng)絡(luò)的FPGA

基本信息

申請(qǐng)?zhí)?/td> CN201910210852.6 申請(qǐng)日 -
公開（公告）號(hào) CN109993294A 公開（公告）日 2019-07-09
申請(qǐng)公布號(hào) CN109993294A 申請(qǐng)公布日 2019-07-09
分類號(hào) G06N3/063 分類 計(jì)算；推算；計(jì)數(shù);
發(fā)明人 廖永波;劉步階;張險(xiǎn)峰 申請(qǐng)（專利權(quán)）人 西藏騰燊嘉誠信息科技有限公司
代理機(jī)構(gòu) - 代理人 -
地址 850000 西藏自治區(qū)拉薩市柳梧新區(qū)錦地廣場3區(qū)3樓2號(hào)
法律狀態(tài) -

摘要

摘要 本發(fā)明涉及一種基于神經(jīng)網(wǎng)絡(luò)的FPGA，屬于集成電路技術(shù)領(lǐng)域，包括N個(gè)神經(jīng)元電路，N為大于1的整數(shù)，其中，每個(gè)神經(jīng)元電路包括下述部分：N2個(gè)第一乘法單元；第一加法單元，其輸入端連接第一乘法單元的輸出端；1個(gè)第二乘法單元，第二乘法單元包括兩個(gè)輸入端和一個(gè)輸出端；第二加法單元；N個(gè)神經(jīng)元乘法單元，神經(jīng)元乘法單元包括兩個(gè)輸入端和一個(gè)輸出端；各個(gè)神經(jīng)元乘法單元與各個(gè)神經(jīng)元電路一一對(duì)應(yīng)；第三加法單元；第四加法單元，其多個(gè)輸入端一一對(duì)應(yīng)連接第二加法單元的輸出端和第三加法單元的輸出端；函數(shù)單元，其輸出端接其所在的神經(jīng)元電路對(duì)應(yīng)的神經(jīng)元乘法單元的一個(gè)輸入端。具有運(yùn)算速度快的優(yōu)點(diǎn)。