一種神經(jīng)網(wǎng)絡FPGA
基本信息

| 申請?zhí)?/td> | CN201910210854.5 | 申請日 | - |
| 公開(公告)號 | CN109993295A | 公開(公告)日 | 2019-07-09 |
| 申請公布號 | CN109993295A | 申請公布日 | 2019-07-09 |
| 分類號 | G06N3/063 | 分類 | 計算;推算;計數(shù); |
| 發(fā)明人 | 廖永波;劉步階;張險峰 | 申請(專利權)人 | 西藏騰燊嘉誠信息科技有限公司 |
| 代理機構(gòu) | - | 代理人 | - |
| 地址 | 850000 西藏自治區(qū)拉薩市柳梧新區(qū)錦地廣場3區(qū)3樓2號 | ||
| 法律狀態(tài) | - | ||
摘要

| 摘要 | 本發(fā)明涉及一種神經(jīng)網(wǎng)絡FPGA,屬于集成電路技術領域,具有運算速度塊的優(yōu)點。包括N個神經(jīng)元電路,N為大于1的整數(shù),其中,每個神經(jīng)元電路包括下述部分:N2個第一乘法單元;第一加法單元;N2個第二乘法單元,第二乘法單元包括兩個輸入端和一個輸出端;第二加法單元;N個神經(jīng)元乘法單元,所述神經(jīng)元乘法單元包括兩個輸入端和一個輸出端;各個神經(jīng)元乘法單元與各個神經(jīng)元電路一一對應;第三加法單元;第四加法單元,包括多個輸入端和一個輸出端,其多個輸入端一一對應連接第二加法單元的輸出端和第三加法單元的輸出端;函數(shù)單元,其輸出端接其所在的神經(jīng)元電路對應的神經(jīng)元乘法單元的一個輸入端。 |





