NAND閃存的數(shù)據(jù)讀操作電壓施加方法及裝置

基本信息

申請?zhí)?/td> CN202111512765.X 申請日 -
公開（公告）號 CN114203236A 公開（公告）日 2022-03-18
申請公布號 CN114203236A 申請公布日 2022-03-18
分類號 G11C16/04（2006.01）I;G11C16/08（2006.01）I;G11C16/26（2006.01）I;G11C16/30（2006.01）I;G06F3/06（2006.01）I 分類 信息存儲;
發(fā)明人 張易;薛紅軍;孫麗華 申請（專利權(quán)）人 北京得瑞領(lǐng)新科技有限公司
代理機(jī)構(gòu) 北京慧智興達(dá)知識產(chǎn)權(quán)代理有限公司 代理人 李麗穎
地址 100192北京市海淀區(qū)西小口路66號中關(guān)村東升科技園北領(lǐng)地B-6號樓A座9層A905室
法律狀態(tài) -

摘要

摘要 本發(fā)明涉及一種NAND閃存的數(shù)據(jù)讀操作電壓施加方法及裝置、計算機(jī)可讀介質(zhì)，方法包括：在對NAND閃存中的每一個頁的讀操作時，向第一字線施加讀電壓，向第二字線施加導(dǎo)通電壓，向第三字線施加第一電壓；第一字線為待讀頁對應(yīng)的字線，第三字線為與第一字線相鄰的多個字線，二字線為待讀頁對應(yīng)的塊中除了第一字線和第三字線之外的字線；第一電壓為導(dǎo)通電壓與第一補(bǔ)償電壓之和，第一補(bǔ)償電壓小于第二補(bǔ)償電壓，第二補(bǔ)償電壓為僅向與第一字線相鄰的一個上層字線和一個下層字線進(jìn)行電壓補(bǔ)償時所采用的補(bǔ)償電壓。本發(fā)明相對于現(xiàn)有技術(shù)可以降低電勢差對與所讀層相鄰的上下各一層的存儲單元相對其他層更大的讀干擾影響。