減少VIA開(kāi)窗刻蝕損傷的方法和VCSEL芯片
基本信息
| 申請(qǐng)?zhí)?/td> | CN202110835474.8 | 申請(qǐng)日 | - |
| 公開(kāi)（公告）號(hào) | CN113285353A | 公開(kāi)（公告）日 | 2021-08-20 |
| 申請(qǐng)公布號(hào) | CN113285353A | 申請(qǐng)公布日 | 2021-08-20 |
| 分類(lèi)號(hào) | H01S5/183（2006.01）I;H01S5/042（2006.01）I | 分類(lèi) | 基本電氣元件; |
| 發(fā)明人 | 吳敦文;江藹庭;王青;趙風(fēng)春;王健軍 | 申請(qǐng)（專(zhuān)利權(quán)）人 | 華芯半導(dǎo)體科技有限公司 |
| 代理機(jī)構(gòu) | 北京清亦華知識(shí)產(chǎn)權(quán)代理事務(wù)所（普通合伙） | 代理人 | 趙麗婷 |
| 地址 | 100020北京市朝陽(yáng)區(qū)佳匯國(guó)際中心B座1107 | ||
| 法律狀態(tài) | - | ||
摘要
| 摘要 | 本發(fā)明公開(kāi)了一種減少VIA開(kāi)窗刻蝕損傷的方法和VCSEL芯片，方法包括（1）在VCSEL芯片發(fā)光區(qū)域的P接觸層的至少部分表面沉積Ti層；（2）在Ti層的至少部分表面沉積SiN鈍化層；（3）在除VIA開(kāi)窗以外的區(qū)域的SiN鈍化層的至少部分表面制備光刻膠；（4）采用干法刻蝕VIA開(kāi)窗區(qū)域的SiN鈍化層和Ti層，以便得到VIA開(kāi)窗。在沉積SiN鈍化層前先沉積一層金屬Ti層，干法刻蝕對(duì)SiN鈍化層的過(guò)刻量可以增加至5%~10%，確保VIA開(kāi)窗內(nèi)的SiN鈍化層刻蝕干凈，并且不用擔(dān)心由SiN鈍化層直接過(guò)刻至P接觸層；即便VIA開(kāi)窗區(qū)域殘留少量的Ti，也不會(huì)影響到P接觸層與P電極之間的歐姆接觸電阻。 |
