一種光電集成電路及襯底制備方法

基本信息

申請?zhí)?/td> CN200910147801.X 申請日 -
公開（公告）號 CN101566705A 公開（公告）日 2009-10-28
申請公布號 CN101566705A 申請公布日 2009-10-28
分類號 G02B6/12(2006.01)I;G02B6/13(2006.01)I 分類 光學(xué);
發(fā)明人 王志瑋;楊榮;陳旺 申請（專利權(quán)）人 NANO科技（北京）有限公司
代理機(jī)構(gòu) 中國國際貿(mào)易促進(jìn)委員會(huì)專利商標(biāo)事務(wù)所 代理人 NANO科技(北京)有限公司;NANO科技（北京）有限公司
地址 100190北京市海淀區(qū)中關(guān)村東路66號世紀(jì)科貿(mào)大廈B座1806室
法律狀態(tài) -

摘要

摘要 本發(fā)明涉及一種光電集成電路，包括由部分表面區(qū)域(5)的頂層硅薄膜(2)和另一部分表面區(qū)域(6)的外延硅島(9)構(gòu)成的混合襯底，在頂層硅薄膜之下設(shè)有二氧化硅埋層，在部分表面區(qū)域(5)設(shè)有光學(xué)器件(7)，在另一部分表面區(qū)域(6)設(shè)有電學(xué)器件(8)。本發(fā)明還涉及一種混合襯底制備方法。本發(fā)明通過選擇性外延和刻蝕/光刻等手段在絕緣體硅襯底上實(shí)現(xiàn)了外延硅島/頂層硅薄膜的混合襯底，分別對應(yīng)電學(xué)器件和光學(xué)器件，從而能夠分別實(shí)現(xiàn)這兩種襯底的優(yōu)化設(shè)計(jì)，避免了由于光學(xué)器件及電學(xué)器件的襯底規(guī)格折衷帶來的整體性能降低和開發(fā)成本增加的問題，同時(shí)可以充分利用已有的體硅電學(xué)集成電路設(shè)計(jì)和制造資源，降低系統(tǒng)設(shè)計(jì)和開發(fā)成本。