一種多層邏輯畫面生成方法及其裝置

基本信息

申請?zhí)?/td> CN202110256894.0 申請日 -
公開（公告）號 CN112967352A 公開（公告）日 2021-06-15
申請公布號 CN112967352A 申請公布日 2021-06-15
分類號 G06T11/00（2006.01）I;G06F9/451（2018.01）I;G09G3/20（2006.01）I 分類 計算；推算；計數(shù);
發(fā)明人 王斌;萬勤華 申請（專利權）人 蘇州佳智彩光電科技有限公司
代理機構(gòu) 深圳市添源知識產(chǎn)權代理事務所（普通合伙） 代理人 于標
地址 215000江蘇省蘇州市吳江經(jīng)濟技術開發(fā)區(qū)益和路258號
法律狀態(tài) -

摘要

摘要 本發(fā)明涉及一種多層邏輯畫面生成方法及其裝置，其包括步驟：S1.上位機編輯圖像并同步進行圖像預覽，生成參數(shù)文件后傳送給ARM；S2.ARM讀取參數(shù)文件，將繪圖參數(shù)和繪圖區(qū)域發(fā)送給FPGA；S3.FPGA根據(jù)繪圖參數(shù)進行圖像繪制，并將圖像寫入內(nèi)存的指定區(qū)域；S4.當FPGA完成一層畫面繪圖后給ARM發(fā)送反饋信息，通知ARM繼續(xù)讀取參數(shù)文件內(nèi)剩余內(nèi)容并傳輸下一層畫面的信息，并重復步驟S2；S5.多次操作繪制多層邏輯畫面，直到該畫面完全繪制完成，ARM發(fā)送命令通知FPGA顯示該區(qū)域的畫面，F(xiàn)PGA將內(nèi)存中的圖像讀取出來刷新到顯示器上。使用ARM進行內(nèi)存地址和流程的管理，減少了FPGA的資源消耗，并且提高了系統(tǒng)的靈活性。使用FPGA進行繪圖，可以達到更高的實時性。綜合利用了ARM和FPGA的優(yōu)點。