一種并聯(lián)堆積式芯片組結(jié)構(gòu)及其安裝方法
基本信息
| 申請(qǐng)?zhí)?/td> | CN202111192785.3 | 申請(qǐng)日 | - |
| 公開（公告）號(hào) | CN114005806A | 公開（公告）日 | 2022-02-01 |
| 申請(qǐng)公布號(hào) | CN114005806A | 申請(qǐng)公布日 | 2022-02-01 |
| 分類號(hào) | H01L23/488（2006.01）I;H01L25/07（2006.01）I;H01L21/60（2006.01）I | 分類 | 基本電氣元件; |
| 發(fā)明人 | 尤衛(wèi)建 | 申請(qǐng)（專利權(quán)）人 | 艾德斯汽車電機(jī)無錫有限公司 |
| 代理機(jī)構(gòu) | 無錫嘉馳知識(shí)產(chǎn)權(quán)代理事務(wù)所（普通合伙） | 代理人 | 張華偉 |
| 地址 | 214000江蘇省無錫市經(jīng)濟(jì)技術(shù)開發(fā)區(qū)震澤路688號(hào)1號(hào)婁601 | ||
| 法律狀態(tài) | - | ||
摘要
| 摘要 | 本發(fā)明公開了一種并聯(lián)堆積式芯片組結(jié)構(gòu)及其安裝法，包括芯片模塊和導(dǎo)排；若干所述芯片模塊沿導(dǎo)排長度方向依次排設(shè)于導(dǎo)排上，若干所述芯片模塊之間通過焊接連接；將多個(gè)小功率的芯片模塊并聯(lián)堆積或者平排，然后封裝，使其具有與大功率芯片相同的功率，同時(shí)價(jià)格可以大幅度降低，降低生產(chǎn)成本；設(shè)置第一導(dǎo)排和第二導(dǎo)排為芯片模塊提供結(jié)構(gòu)支撐，使多個(gè)芯片模塊能過規(guī)則排列，降低封裝后的體積。 |
