一種Huffman硬件解碼方法

基本信息

申請?zhí)?/td> CN202011063334.5 申請日 -
公開（公告）號 CN113271107A 公開（公告）日 2021-08-17
申請公布號 CN113271107A 申請公布日 2021-08-17
分類號 H03M7/40（2006.01）I 分類 基本電子電路;
發(fā)明人 孔超;唐士斌;歐陽鵬 申請（專利權(quán)）人 北京清微智能科技有限公司
代理機構(gòu) 北京索睿邦知識產(chǎn)權(quán)代理有限公司 代理人 李根
地址 100192北京市海淀區(qū)寶盛南路1號院26號樓2層201
法律狀態(tài) -

摘要

摘要 本發(fā)明為一種Huffman硬件解碼方法，包括：接受霍夫曼樹的碼流，接收未解碼的數(shù)據(jù)碼流，將同一個標(biāo)記的64bit未解碼的數(shù)據(jù)碼流拼接為一個目標(biāo)數(shù)據(jù)組，解碼器Decoder_i在第一次解碼時均向后延遲i個時鐘周期。其中，i＝0,1,2,3,4,5,6,7。單個解碼器接收到目標(biāo)數(shù)據(jù)組后，單個解碼器在對應(yīng)的第一個時鐘周期提取目標(biāo)數(shù)據(jù)組的前12bit數(shù)據(jù)。依次查找前12bit數(shù)據(jù)中每個比特數(shù)據(jù)。若命中前12bit數(shù)據(jù)中的一個數(shù)據(jù)data_0時，則停止查找，累加器獲取目標(biāo)數(shù)據(jù)data_0的編碼長度a1，再將目標(biāo)數(shù)據(jù)組中所有數(shù)據(jù)左移a1位。解碼器在每個固定時鐘周期交替讀出第一存儲器的高64位和低64位數(shù)據(jù)完成解碼。每個Decoder均在64個時鐘周期解碼出64個8bit數(shù)據(jù)。實現(xiàn)8路并行流水解碼，大幅度減少數(shù)據(jù)解碼所需時間。