一種視頻無級縮放方法
基本信息

| 申請?zhí)?/td> | CN202010565598.4 | 申請日 | - |
| 公開(公告)號 | CN111770342A | 公開(公告)日 | 2020-10-13 |
| 申請公布號 | CN111770342A | 申請公布日 | 2020-10-13 |
| 分類號 | H04N19/34(2014.01)I | 分類 | 電通信技術(shù); |
| 發(fā)明人 | 李鋒林;宋曉偉;劉雄;高國強 | 申請(專利權(quán))人 | 艾索信息股份有限公司 |
| 代理機構(gòu) | 西安毅聯(lián)專利代理有限公司 | 代理人 | 艾索信息股份有限公司 |
| 地址 | 710000陜西省西安市高新區(qū)唐延南路10號中興產(chǎn)業(yè)園I座I501室 | ||
| 法律狀態(tài) | - | ||
摘要

| 摘要 | 本發(fā)明提供了一種視頻無級縮放方法,包括以下步驟:步驟一、使用參數(shù)配置模塊設(shè)置視頻縮放模塊的輸入分辨率和輸出分辨率;步驟二、使用輸入接口將視頻縮放模塊之外的視頻經(jīng)過所述步驟一的參數(shù)配置模塊處理成對應(yīng)輸入分辨率后輸入視頻縮放模塊;步驟三、在視頻縮放模塊中采用雙線性插值算法計算出視頻像素值,根據(jù)參數(shù)配置模塊的縮放參數(shù)配置視頻縮放像素值,視頻縮放模塊依據(jù)視頻像素值和視頻縮放像素值輸出縮放后的有效像素。本發(fā)明經(jīng)過優(yōu)化綜合后可以用在任何FPGA平臺上,內(nèi)部數(shù)據(jù)流全流水線處理,降低了邏輯資源的使用,單時鐘周期處理完一個視頻像素點,延時在微妙級,支持無級縮小和放大。?? |





