一種芯片封裝工藝及芯片封裝結(jié)構(gòu)

基本信息

申請?zhí)?/td> CN202011570992.3 申請日 -
公開（公告）號 CN112670194A 公開（公告）日 2021-04-16
申請公布號 CN112670194A 申請公布日 2021-04-16
分類號 H01L21/56;H01L21/60;H01L23/31;H01L23/482;H01L23/485 分類 基本電氣元件;
發(fā)明人 諸舜杰;曹康妮;莫陳睿 申請（專利權(quán)）人 上海韋爾半導(dǎo)體股份有限公司
代理機構(gòu) 深圳睿臻知識產(chǎn)權(quán)代理事務(wù)所（普通合伙） 代理人 張海燕
地址 201203 上海市浦東新區(qū)自由貿(mào)易試驗區(qū)龍東大道3000號1幢C樓7層
法律狀態(tài) -

摘要

摘要 本申請實施例提供了一種芯片封裝工藝及芯片封裝結(jié)構(gòu)，本申請通過在芯片正面的金屬凸塊上表面設(shè)置重布線層增加芯片的接觸面積，進而降低了芯片的導(dǎo)通電阻，另外通過在塑封體上設(shè)置至少一個填充有金屬過孔可以將芯片正面與背面進行導(dǎo)通，不用通過打線來完成封裝工藝。