低PLS全局快門像素結(jié)構(gòu)及其驅(qū)動時序控制方法
基本信息
| 申請?zhí)?/td> | CN202110553168.5 | 申請日 | - |
| 公開（公告）號 | CN113271419A | 公開（公告）日 | 2021-08-17 |
| 申請公布號 | CN113271419A | 申請公布日 | 2021-08-17 |
| 分類號 | H04N5/359（2011.01）I | 分類 | 電通信技術(shù); |
| 發(fā)明人 | 龔雨琛;曠章曲;陳多金;王菁;伍建華;張帥;徐冰;劉志碧;陳杰 | 申請（專利權(quán)）人 | 上海韋爾半導(dǎo)體股份有限公司 |
| 代理機構(gòu) | 北京凱特來知識產(chǎn)權(quán)代理有限公司 | 代理人 | 鄭立明;韓珂 |
| 地址 | 201210上海市浦東新區(qū)上科路88號豪威科技園 | ||
| 法律狀態(tài) | - | ||
摘要
| 摘要 | 本發(fā)明公開了一種低PLS全局快門像素結(jié)構(gòu)及其驅(qū)動時序控制方法，通過結(jié)構(gòu)上的改進配合相應(yīng)的驅(qū)動時序控制方案，可以在讀出過程中消除曝光時的寄生電子，可有效提升全局像素快門效率。相比于傳統(tǒng)全局快門像素結(jié)構(gòu)，本發(fā)明可有效抑制像素PLS效應(yīng)，且像素結(jié)構(gòu)與工作時序簡單，兼顧較大的填充因子與非一致性噪聲抑制。 |
