一種無(wú)需靈敏放大器的SRAM體系電路

基本信息

申請(qǐng)?zhí)?/td> CN200610058161.1 申請(qǐng)日 -
公開（公告）號(hào) CN101034585B 公開（公告）日 2010-10-06
申請(qǐng)公布號(hào) CN101034585B 申請(qǐng)公布日 2010-10-06
分類號(hào) G11C7/00(2006.01)I;G11C8/00(2006.01)I 分類 信息存儲(chǔ);
發(fā)明人 林豐成;林昕 申請(qǐng)（專利權(quán)）人 深圳市科銘實(shí)業(yè)有限公司
代理機(jī)構(gòu) 北京三高永信知識(shí)產(chǎn)權(quán)代理有限責(zé)任公司 代理人 天利半導(dǎo)體（深圳）有限公司;深圳市科銘實(shí)業(yè)有限公司
地址 518067 廣東省深圳市南山區(qū)沿河路6號(hào)佳利泰大廈8樓E座
法律狀態(tài) -

摘要

摘要 本發(fā)明提供一種無(wú)需靈敏放大器的SRAM體系電路，并且提供內(nèi)部時(shí)序電路。SRAM單元采用經(jīng)典的6管結(jié)構(gòu)，由于預(yù)充電電路在讀寫交替時(shí)將位數(shù)據(jù)線充電到高電位，該SRAM電路的單元的尺寸在讀出數(shù)據(jù)時(shí)只需滿足能夠有效的將一邊的電平拉低到地即可，設(shè)計(jì)尺寸能夠同時(shí)滿足讀和寫的要求。SRAM工作的時(shí)序被由電路中的時(shí)序模塊來(lái)提供。時(shí)序電路的輸出決定了讀寫速度，在電路中滿足存儲(chǔ)器工作所需的時(shí)序。