信號處理方法和裝置
基本信息

| 申請?zhí)?/td> | CN202010510623.9 | 申請日 | - |
| 公開(公告)號 | CN111555753A | 公開(公告)日 | 2020-08-18 |
| 申請公布號 | CN111555753A | 申請公布日 | 2020-08-18 |
| 分類號 | H03M1/08(2006.01)I | 分類 | 基本電子電路; |
| 發(fā)明人 | 王昕宇 | 申請(專利權(quán))人 | 上海奧令科電子科技有限公司 |
| 代理機(jī)構(gòu) | 上海碩力知識產(chǎn)權(quán)代理事務(wù)所(普通合伙) | 代理人 | 上海奧令科電子科技有限公司 |
| 地址 | 201203上海市浦東新區(qū)中國(上海)自由貿(mào)易試驗區(qū)祖沖之路1077號2幢1樓2102室 | ||
| 法律狀態(tài) | - | ||
摘要

| 摘要 | 本發(fā)明實施例基于數(shù)字信號產(chǎn)生的干擾噪聲和輸入信號特征強(qiáng)相關(guān)的特點(diǎn),提出了一種在源頭上把數(shù)字信號的干擾噪聲降下來的方法和裝置,從而把和輸入信號特征強(qiáng)相關(guān)的干擾噪聲變成弱相關(guān),進(jìn)而隨機(jī)化干擾噪聲,降低數(shù)字模塊對芯片內(nèi)其它模塊的干擾。在該方法中,對數(shù)字信號進(jìn)行位處理,通過位處理來隨機(jī)化干擾噪聲,隨機(jī)化的干擾噪聲對SOC芯片內(nèi)的敏感模塊的干擾基本上可以忽略,進(jìn)而提升了SOC芯片的整體性能指標(biāo)。?? |





