一種可輸出低噪聲和高PSRR的LDO電路
基本信息

| 申請?zhí)?/td> | CN202110608859.0 | 申請日 | - |
| 公開(公告)號 | CN113359918B | 公開(公告)日 | 2022-07-01 |
| 申請公布號 | CN113359918B | 申請公布日 | 2022-07-01 |
| 分類號 | G05F1/56(2006.01)I | 分類 | 控制;調(diào)節(jié); |
| 發(fā)明人 | 周勇;王子函;孟帆 | 申請(專利權(quán))人 | 深圳市時代速信科技有限公司 |
| 代理機(jī)構(gòu) | 廣州三環(huán)專利商標(biāo)代理有限公司 | 代理人 | - |
| 地址 | 518000廣東省深圳市前海深港合作區(qū)前灣一路1號A棟201室(入駐深圳市前海商務(wù)秘書有限公司) | ||
| 法律狀態(tài) | - | ||
摘要

| 摘要 | 本發(fā)明公開了一種可輸出低噪聲和高PSRR的LDO電路,所述電路包括:使能模塊、預(yù)穩(wěn)壓模塊、誤差放大器模塊、濾波器模塊、時鐘模塊、電流源、功率管和mos管M4。本發(fā)明采用RC低通濾波器結(jié)構(gòu),阻止帶隙基準(zhǔn)電壓源和反饋網(wǎng)絡(luò)產(chǎn)生的噪聲傳遞到輸出端,降低LDO電路輸出信號的噪聲,而且本發(fā)明采用高PSRR結(jié)構(gòu)的帶隙基準(zhǔn)電壓源,結(jié)合高增益的誤差放大器,可以提高LDO電路輸出的電源抑制比,另外,本發(fā)明可以通過結(jié)合MOS管和1nA電流源構(gòu)成大電阻,節(jié)省芯片面積,簡化電路結(jié)構(gòu)。 |





