一種半導體器件及其制備方法
基本信息

| 申請?zhí)?/td> | CN202210659128.3 | 申請日 | - |
| 公開(公告)號 | CN114744024A | 公開(公告)日 | 2022-07-12 |
| 申請公布號 | CN114744024A | 申請公布日 | 2022-07-12 |
| 分類號 | H01L29/06(2006.01)I;H01L29/778(2006.01)I;H01L21/335(2006.01)I | 分類 | 基本電氣元件; |
| 發(fā)明人 | 吳俊峰 | 申請(專利權)人 | 深圳市時代速信科技有限公司 |
| 代理機構 | 北京超凡宏宇專利代理事務所(特殊普通合伙) | 代理人 | - |
| 地址 | 518000廣東省深圳市福田區(qū)福保街道福保社區(qū)廣蘭道6號順倉物流中心三層(深裝總大廈A座3樓318-320) | ||
| 法律狀態(tài) | - | ||
摘要

| 摘要 | 本申請?zhí)峁┮环N半導體器件及其制備方法,涉及半導體技術領域,方法通過去除漏極金屬和背面金屬之間的襯底,并在去除襯底的區(qū)域填充具有較低介電常數(shù)的第一介質層,從而有效降低漏極金屬和背面金屬之間所產(chǎn)生的源漏寄生電容Cds。同時,本申請通過將形成具有較低介電常數(shù)的第一介質層的工藝與原本形成源極通孔的工藝進行融合,有效簡化工藝步驟,并且在半導體器件為GaN器件時,鑒于GaN器件的特性,通常襯底的厚度較厚,因此,在第一介質層設置于襯底上時,能夠在漏極金屬和背面金屬之間填充更多的低介電常數(shù)的材料,有助于更好的降低漏極金屬和背面金屬之間所產(chǎn)生的源漏寄生電容Cds。 |





