一種芯片面積與功耗優(yōu)化方法及系統(tǒng)

基本信息

申請(qǐng)?zhí)?/td> CN201711078974.1 申請(qǐng)日 -
公開（公告）號(hào) CN107861689B 公開（公告）日 2021-03-05
申請(qǐng)公布號(hào) CN107861689B 申請(qǐng)公布日 2021-03-05
分類號(hào) G06F3/06(2006.01)I;G06F1/3234(2019.01)I 分類 計(jì)算；推算；計(jì)數(shù);
發(fā)明人 李易;李涵;張浩;吳冬冬;范東睿 申請(qǐng)（專利權(quán)）人 北京中科睿芯智能計(jì)算產(chǎn)業(yè)研究院有限公司
代理機(jī)構(gòu) 北京科龍寰宇知識(shí)產(chǎn)權(quán)代理有限責(zé)任公司 代理人 孫皓晨
地址 101300北京市順義區(qū)順通路25號(hào)5幢232室
法律狀態(tài) -

摘要

摘要 本發(fā)明提供一種芯片面積與功耗優(yōu)化方法及系統(tǒng)，其中，芯片面積與功耗優(yōu)化方法包括如下步驟：對(duì)寄存器單個(gè)時(shí)鐘周期有多少讀寫進(jìn)行分析；如果所述寄存器單個(gè)時(shí)鐘周期里的讀寫少量時(shí)，進(jìn)行SRAM規(guī)格選擇；將所述寄存器替換成SRAM；進(jìn)行數(shù)據(jù)讀同步。本發(fā)明可以有效的降低處理器的面積和功耗，同時(shí)對(duì)性能影響不大，整體提高了處理器的性能功耗比。??