一種數(shù)據(jù)采集和存儲(chǔ)的系統(tǒng)及方法
基本信息

| 申請(qǐng)?zhí)?/td> | CN201310101011.4 | 申請(qǐng)日 | - |
| 公開(公告)號(hào) | CN103177133A | 公開(公告)日 | 2013-06-26 |
| 申請(qǐng)公布號(hào) | CN103177133A | 申請(qǐng)公布日 | 2013-06-26 |
| 分類號(hào) | G06F17/40(2006.01)I | 分類 | 計(jì)算;推算;計(jì)數(shù); |
| 發(fā)明人 | 聶權(quán) | 申請(qǐng)(專利權(quán))人 | 東莞市路晨電子科技有限公司 |
| 代理機(jī)構(gòu) | 天津市北洋有限責(zé)任專利代理事務(wù)所 | 代理人 | 曹玉平 |
| 地址 | 523000 廣東省東莞市南城區(qū)新基一環(huán)路三巷16-17號(hào)一樓B | ||
| 法律狀態(tài) | - | ||
摘要

| 摘要 | 本發(fā)明屬于數(shù)據(jù)采集和存儲(chǔ)技術(shù)領(lǐng)域,尤其涉及一種數(shù)據(jù)采集和存儲(chǔ)的系統(tǒng),包括FPGA芯片、ADC模數(shù)轉(zhuǎn)換器件、時(shí)鐘信號(hào)模塊和在FPGA芯片內(nèi)實(shí)現(xiàn)的FIFO系統(tǒng),F(xiàn)IFO系統(tǒng)包括相連的存儲(chǔ)選擇通道模塊和FIFO寫時(shí)鐘,F(xiàn)IFO寫時(shí)鐘和時(shí)鐘信號(hào)模塊保持一致,F(xiàn)PGA芯片驅(qū)動(dòng)ADC模數(shù)轉(zhuǎn)換器件進(jìn)行模擬信號(hào)的采集,時(shí)鐘信號(hào)模塊與ADC模數(shù)轉(zhuǎn)換器件連接,ADC模數(shù)轉(zhuǎn)換器件的輸出端與FIFO系統(tǒng)的輸入端連接。相對(duì)于現(xiàn)有技術(shù),本發(fā)明采用FIFO系統(tǒng)存儲(chǔ)ADC模數(shù)轉(zhuǎn)換器件的轉(zhuǎn)換結(jié)果,比通過RAM具有更快的處理速度,而且讀寫比RAM更方便。而且由于存儲(chǔ)選擇通道模塊的設(shè)置,本發(fā)明還可以有效的的避免“競(jìng)爭(zhēng)冒險(xiǎn)”的發(fā)生。 |





