一種多處理器協(xié)同輻射源頻率參數(shù)估計(jì)裝置及方法

基本信息

申請(qǐng)?zhí)?/td> CN202110048038.6 申請(qǐng)日 -
公開（公告）號(hào) CN112946580B 公開（公告）日 2021-11-12
申請(qǐng)公布號(hào) CN112946580B 申請(qǐng)公布日 2021-11-12
分類號(hào) G01S7/02（2006.01）I;G01S7/40（2006.01）I;G05B19/042（2006.01）I;G06F17/14（2006.01）I 分類 測(cè)量；測(cè)試;
發(fā)明人 李成強(qiáng);董肖璘;李曉婷;魏憲舉 申請(qǐng)（專利權(quán)）人 無(wú)錫國(guó)芯微電子系統(tǒng)有限公司
代理機(jī)構(gòu) 合肥英特力知識(shí)產(chǎn)權(quán)代理事務(wù)所（普通合伙） 代理人 李偉
地址 214000江蘇省無(wú)錫市建筑西路777號(hào)蠡園開發(fā)區(qū)無(wú)錫國(guó)家集成電路設(shè)計(jì)中心A7幢
法律狀態(tài) -

摘要

摘要 本發(fā)明公開了一種多處理器協(xié)同輻射源頻率參數(shù)估計(jì)裝置及方法，所述裝置基于FPGA和DSP處理器組成脈內(nèi)參數(shù)估計(jì)的硬件平臺(tái)，包括：EMIF接口通信模塊、SRIO接口通信模塊、參數(shù)估計(jì)模塊。在面對(duì)脈內(nèi)調(diào)制方式復(fù)雜、信噪比低的信號(hào)時(shí)，既能夠克服基于FPGA實(shí)現(xiàn)脈內(nèi)調(diào)制特性分析所帶來(lái)的算法實(shí)現(xiàn)困難、效率低的問題，又能夠克服基于DSP實(shí)現(xiàn)脈內(nèi)調(diào)制特性分析的方法消耗時(shí)間長(zhǎng)的問題，從而在提升軟件處理時(shí)間的同時(shí)實(shí)現(xiàn)了復(fù)雜的信號(hào)處理算法，同時(shí)保證了處理的精度和處理的速度。